九游会J9·官方网站
心爱的阅读者，我可以问你们一个个人问题吗？那样才公平公正，你们了解这么多关于九游会J9真人的事儿，因此我必须了解一下你们…为何你们依然在手工制作撰写FPGA设计方案？（自然，你们不容易再去手工制作撰写一些插口，例如PCIe、SRIO、DDR、GbE、JESD204B、HMC……）是那样吗？好的，那麼为何你们仍在对世界上最好的、最不简单的Xilinx的FPGA的核心开展手工制作编号？是的，我的确说的是世界上最好的FPGA，在DSP、IO、SoC及其IP等领域全是最好是的…那麼你准备怎么使用Xilinx Kintex-115元器件中5520个DSP所供应的8 TMACS计算水平呢？这也是FPGA行业中网络带宽较大和速率较快的。
大家越来越很舒适安逸，不是吗？技术工程师们都不太喜欢探险和丧失操纵。我以前曾经讲过这一，但我自2011年至今就一直也没有用C /C 手工制作撰写过一个DSP的作用。使九游会J9真人一起来看看Xilinx Virtex-II Pro元器件中的232个DSP，大家都是会为此喝采，“这就是九游会J9真人要想的，不太可能写下比它更强的了”!
一个拥有8块线路板，每片板上面有3个Virtex-II Pro FPGA元器件的VME，如今只要好多个UltraScale FPGA元器件就能完成了，我觉得九游会J9真人都允许这一观点。这也是令人吃惊的事，可是，到底是谁在做固定件设计方案呢？这就是存在的问题。由于FPGA Blob不断地对附近的作用导致�：Γ虼巳绾稳ド杓品桨敢桓鋈绱说南低橙砑阉苫紽PGA中，对设计方案工作人员而言，这就是一个十分艰巨的任务。在我或是一个RADAR/EW技术工程师时，遇到的通常全是数学思维并行处理的问题。FIR过滤器、FFT优化算法、DFT优化算法、复数乘法、QR分解、CFAR等等…VHDL或是Verilog编号会使你准时地、在费用预算以内达到目标吗？我并不愿毁坏你的好梦，但这很可能做不到；而当你的竞争者已经在应用Xilinx的Vivado HLS（高端综合性），那么你的梦想就更会变为恶梦了。
Vivado HLS可以解决指定或浮点数基本数据类型，因此你需要去核准那一个响应式波束成形器如何完成吗？你能比较容易地在几小时内设计方案出一个QR分解核心，可以解决实数和单数。从设计方案RADAR的角度观察，这代表着你能在一片Xilinx UltraScale FPGA中选用指定或是浮点数设计方案出全部波束成形器、脉冲压缩器及其多谱勒工作频率过滤器。这一念头可以运用到你所希望的一切作用完成上。
上边的結果全是真正的实例，她们都感受到了Xilinx Vivado HLS的强劲，感受到HLS是击败竞争者的重要。由于模拟仿真是选用编译程序好的C/C 可执行程序，而不是RTL模拟仿真，因而全部设计方案時间大大缩短了。设计方案中的数学计算、延迟时间、元器件应用状况和钟表工作频率都能够在数分钟内认证结束。对RADAR系统软件中的一个多谱勒工作频率过滤器卡开展RTL模拟仿真，要花去几日的時间，随后要花一周時间去找到缺点，修补设计方案。假如选用C/C ，模拟仿真時间则是以秒来估算的。HLS设计方案还可以开展改动，而且十分便捷。用在Xilinx FPGA的可编程逻辑上的编码可以非常容易就编译程序到Zynq的ARM核心上，時间上的转变很像是之前从汇编程序移殖到c语言编译器那般。
如今现在是时候逐渐应用Vivado HLS了，它是Xilinx FPGA设计方案工作人员辅助工具中最有價值的专用工具。击败你的竞争者的窍门，很有可能就在这一“武器装备”里边。
该文章内容提高散播新技术应用新闻资讯，很有可能有转截/引入之状况，若有侵权行为请联络删掉。
下一篇: 拒绝返工！PCB设计的5大金科玉律
