1. ½þÅÝʽÏß·°å·À³±¿ª´´Õß

    ÁªÂçµç»°£º0754-12587458

    ÇëÊäÈëÄÚÈÝËÑË÷ ÕÐÉ̼ƻ® ²£Á§ÐÐÒµ Ó¦ÓÃÁìÓò ²úÆ·ÊÓƵ ²úƷչʾ

    Ê×Ò³ / ×ÊѶ / ÐÐÒµ×ÊѶ / ֪ʶ·ÖÏí£ºº¬FPGAµç·°å²âÊÔ·½·¨²½Öè¼°×¢ÒâÊÂÏîÏê½â
    ·µ»Ø

    ֪ʶ·ÖÏí£ºº¬FPGAµç·°å²âÊÔ·½·¨²½Öè¼°×¢ÒâÊÂÏîÏê½â

    ¾ÅÓλáJ9 ä¯ÀÀ´ÎÊý:2579 ·ÖÀà:ÐÐÒµ×ÊѶ

    1 Ç°ÑÔ

    FPGA ¾ß±¸¸ßËÙÔËÐС¢¸ß¼¯³É¶È£¬¿É·´¸´³ÌÐò±àдµÄÌØÐÔ£¬½«ÆäÓÃÒÔµç¿ØϵͳÉè¼Æ·½°¸£¬¿É¼ò»¯µç·ԭÀí£¬Ìá¸ßµçÔ´µç·×÷Ó᣶ø×öΪµç¿ØϵͳµÄ¡°Éñ¾­ÖÐÊà²Ù×ÝÉñ¾­ÏµÍ³¡±£¬FPGA µÄ³£¼û¹ÊÕÏ»áÔì³ÉÈ«²¿µç¿ØϵͳµÄƫ̱£¬¶øÓÃÒ»°ãµÄ²âÊÔ±ê×¼ÄÑÒÔ¶ÔÆäÖ´ÐйÊÕϼì²âÈ·Õï¡£

    Ïֽ׶Σ¬Ä³Î¬ÐÞÆóÒµµÄ×Ô¶¯²âÊÔ»úÆ÷É豸¶ÔûÓÐÒÔÉÏ·±ÔÓÂß¼­ÐÔÔªÆ÷¼þÏß·°åµÄ¼ì²éÈ·ÕïÒѾ­Óд¦Àí¶Ô²ß¡£µ«ÕâÖÖ×Ô¶¯²âÊÔ»úÆ÷É豸Éв»¿ÉÒÔ¶Ôº¬·±ÔÓÂß¼­ÐÔÔªÆ÷¼þÏß·°å¿ªÕ¹ºÏÀíµØ¼ì²â£¬Ä¿Ç°µÄ×Ô¶¯²âÊÔ»úÆ÷É豸δ°üÀ¨DSPºÍFPGA¡¢CPLD µÈÄ£Äâ·ÂÕæϵͳÈí¼þ£¬²»¿ÉÒÔ¶Ô·±ÔÓÂß¼­ÐÔÔªÆ÷¼þµÄÔËÐÐ״̬¿ªÕ¹ÓÐЧµÄ²Ù×Ý¡£

    Òò¶ø£¬º¬FPGA Ïß·°å¼ì²â¼°¹ÊÕϼì²â·½Ê½µÄ¿ÆѧÑо¿£¬½«Ã÷ÏÔÌáÉýµç×ÓÆ÷¼þÎäÆ÷×°±¸µÄάÐÞÐÔ£¬Ê¹·±ÔÓÂß¼­ÐÔÔªÆ÷¼þ¸øµç×ÓÆ÷¼þÎäÆ÷×°±¸Ë®×¼²úÉúµÄÌáÉýÄÜ»ñµÃ×î´óÏ޶ȵijä·Ö·¢»Ó¡£

    2 ¸ù¾Ý½çÏÞɨÃèÒǵĺ¬FPGAÏß·°å¼ì²â

    ϵͳÈí¼þ¼¶¼ì²âÒ»°ãÑ¡ÓÃBIT£¨ ǶÈë¼ì²â£© £¬¼´ÔÚÌåϵÔË×÷»·½ÚÖУ¬ÓÉǶÈë²âÊÔ´úÂëʵʱ¼à¿ØϵͳµÄÔË×÷Çé¿ö¡£Ò»µ©Óг£¼û¹ÊÕϲúÉú£¬Ç¶Èë²âÊÔ´úÂë»ã±¨ÊÇÄĸö¹¹¼þ´íÎ󣬾ͿɰγöÀ´¸Ã×é¼þ¿ªÕ¹Î¬ÐÞ¡£¶Ôµ±³¡¼¶¼ìÐÞÀ´½²£¬º¬FPGA ÔªÆ÷¼þÏß·°åµÄ¹ÊÕϲâÊԹ涨ѸËÙ¾«È·£¬·½Ê½¼òÒ׺ÃÓã¬ÄÜÔÚ×î¶ÌÆÚÄÚÈ«×Ô¶¯½«³£¼û¹ÊÕϾ«×¼¶¨Î»µ½µ±³¡¿É²ð»»Ä£¿é£¨ LRU£© £¬¶àÑ¡ÓýçÏÞɨÃèÒǼì²â£¨ BST£¬Boundary Scan Test£© ·½Ê½¡£

    ½çÏÞɨÃèÒÇÊÇÒ»Öֿɼì²âµÄ¹¹Ôì¼¼ÊõÐÔ£¬ÓÃÓÚ´¦Àí²âÊÔ̽ÕëËùÎÞ·¨Íê³ÉµÄ¼ì²âÎÊÌâ¡£ËüÊÇÔÚ¼¯³ÉicµÄI /O ¶ËÉÏÌáÉýŲ¶¯´æ´¢Æ÷£¬°ÑÕâÖÖ´æ´¢Æ÷Ï໥Á¬½Ó£¬ÔÙ¼ÓÉÏÖÓ±íУ׼¡¢¼ì²â·½·¨ÌôÑ¡¼°ÆäɨÃèÒǼüÈëºÍÊäÈëÊä³ö¶Ë¿ÚºÅ£¬¶ø²úÉú½çÏÞɨÃèÒÇ°²È«Í¨µÀ¡£ÒòΪ½çÏÞɨÃèÒǼì²â¿ÉͬʱµÃµ½¼¯³ÉicÒý½ÅµÄÐÅÏ¢ÄÚÈÝ£¬Òò´Ë³¹µ×¿ÉÒÔÍê³ÉÉäƵÊÕ·¢Æ÷¡¢°å¼«¡¢ÏµÍ³Èí¼þ¼¶µÄ¼ì²â¡£Ã¿Ò»¸öIEEE1149£® 1 ¼æÈݵÄÔªÆ÷¼þ£¬¶¼°üº¬Ò»¸ö4 ÏßÓ¦5 ÏߵIJâÊԶ˿ڣ¨ TAP£© ¡¢Ò»¸ö״̬»ú£¨ TAP ¿ØÖư壩 ºÍÓɽçÏÞɨÃèÒÇÄ£¿é×é³ÉµÄ½çÏÞɨÃèÒÇÒÆλ¼Ä´æÆ÷¡£Æä²å¿ÚºÍϵͳ×ÜÏß³£±»³Æ×÷JTAG ²å¿ÚºÍJTAG ϵͳ×ÜÏߣ¬Æä¹¹ÔìÈçÏÂͼ1 ËùÏÔʾ¡£

    ÒÔ¹¦Äܽ¨Ä£Îª»ù´¡µÄº¬FPGAµç·°å²âÊÔ·½·¨Ñо¿¹ý³ÌÏê½â

    3 ·Ç³¹µ×½çÏÞɨÃèÒÇFPGA Ïß·°å¼ì²â

    ÒòΪ¼ì²âÐÔÉè¼Æ·½°¸Ë®×¼µÄÏÞ¶¨£¬ÓɽçÏÞɨÃèÒÇÔªÆ÷¼þºÍ·Ç½çÏÞɨÃèÒÇÔªÆ÷¼þ¹¹³ÉµÄ·Ç³¹µ×½çÏÞɨÃèÒÇÏß·°åÆÕ±é´æÓУ¬ÔõÑù¶Ô´ËÀàµçÔ´µç·¿ªÕ¹¹ÊÕϲâÊÔÓë·À»¤ÊÇ¿ÉÒÔ·ÖÎöµÄÖÁ¹ØÖØÒªµÄÎÊÌâ¡£

    3£® 1 ·Ç³¹µ×½çÏÞɨÃèÒÇÏß·°å´Ø¼ì²â

    ÔËÓá°ÐéËÆÊý¾ÝͨµÀ·¨¡±£¬¸ù¾Ýµç·°åÉϵÄBSÔªÆ÷¼þÍê³É·ÇBS ÔªÆ÷¼þµÄ¼ì²â¡£Æä»ù±¾¸ÅÄîΪ£º ×îÏȽ«»ù±¾ÔªÆ÷¼þ¼¯³Éic¾ÛÀà·ÖÎöºÏÆ´×é³ÉÏà¶ÔÓ¦µÄÂß¼­ÐÔ×÷Óôء°cluster¡±£¬ÆäI/O¶Ë¿ÚºÅÓë¶à¸öBS ÔªÆ÷¼þÏà½Ó£¬ÒÀÕÕÒ»¶¨µÄÓÅ»¯Ë㷨ת»¯³É´Ø¼ì²âʸÁ¿ËزÄ¡£½çÏÞɨÃèÒǼì²â½øÐÐʱ£¬´Ø¼ì²âʸÁ¿Ëزĸù¾ÝÆä¼üÈë¶ËBS ÔªÆ÷¼þÔØÈ룬¼ì²â»ØÓ¦Óɵ¼³ö¶ËBS ÔªÆ÷¼þ²¶»ñ²¢¸ù¾Ý½çÏÞɨÃèÒÇÁ´ÒƳöÀ´£¬Ëæºó¿ªÕ¹½Y¹ûÆÊÎöºÍ½â¾ö¡£ÕâÀà°ì·¨¿ÉÒÔÔËÓÃBSÔªÆ÷¼þµÄÐéËÆ°²È«Í¨µÀ¶ÔÓëÆä˵Ï໥Á¬½ÓµÄcluster I/OÁ¬½Óµã¿ªÕ¹È·Õ¼´¸ù¾ÝÐéËƼüÈëºÍÐéËƵ¼³ö¶ÔÂß¼­ÐÔ×÷ÓôؿªÕ¹È·Õï¡£¶Ô²»ÓëBS ÔªÆ÷¼þÏà½ÓµÄÊ£ÏÂI/O¶Ë¿ÚºÅ£¬¿ÉÒÔÓÃÆäËû·½·¨ÔØÈë¼ì²âʸÁ¿ºÍ²¶»ñ¼ì²â»ØÓ¦£¬¿ªÕ¹ÊµÌåÏß¼üÈëÓëʵÌåÏßµ¼³ö£¬¼´´®ÐÐͨÐżì²âÓë²¢Ðд¦Àí¼ì²â½ôÃܽáºÏ¡£

    3£® 2 ¸ù¾ÝBS ÓëÊý¾ÝI /O ¼ì²â¿Õ¼äÏòÁ¿µÄ²âÊÔ±ê×¼

    ÔÚ´øÓÐFPGA ÔªÆ÷¼þµÄÔ±¹¤ÖÐÓÐÒ»²¿·ÖµçÔ´µç·£¬¹éÊôÓڷǽçÏÞɨÃèÒÇÔªÆ÷¼þ£¬×øÂäÓÚÏß·°å±ßÑØÉäƵÁ¬½ÓÆ÷ºÍFPGAÔªÆ÷¼þ²úÉúµÄ½çÏÞɨÃèÒÇÁ´Öмä¡£ÕâÒ»²¿·ÖÔªÆ÷¼þµÄÈí¼þÐÔÄܲâÊÔÎÞ·¨¿ªÕ¹£¬¿ÉÒÔÑ¡ÓýçÏÞɨÃèÒǼì²â¼¼ÊõÓ봫ͳµÄµÄÍâ½ç¼üÈëʸÁ¿Ëزļì²â½ôÃܽáºÏµÄ·½Ê½¡£

    ¸Ã·½Ê½ÄÜÍê³É·Ç½çÏÞɨÃèÒÇÔªÆ÷¼þµÄ¼ì²â£¬µ«ÒòΪÊý¾ÝI /O ¿ØÖÆÄ£¿é¼üÈëµÄʸÁ¿ËزÄÊý¾ÝÐźÅÎñ±ØÖ±µ½½çÏÞɨÃèÒǽøÐÐÒ»¸öÑ­»·ÏµÍ³ÖÜÆÚʱ¼äºó£¬²Å¿ÉÒÔÈ»ºó¼üÈëÏÂÒ»¸ö¿Õ¼äÏòÁ¿£¬ÊܽçÏÞɨÃèÒǼì²âÒýÁ÷¾ØÕóÖв¢Ðд¦Àí¼ì²â¿Õ¼äÏòÁ¿Êý¶îµÄΣº¦£¬¼ì²âÓÃʱ³¤£¬ÓÈÆäÊÇÓëÍâ½çI /O ÖмäµÄʱÖÓƵÂÊÄÑÒÔ²Ù×Ý£¬ÊÇ¿ÆÑеĺËÐĺÍÄÑÌâ¡£

    3£® 3 ÍØÕ¹½çÏÞɨÃèÒǼì²â

    ¶ÔÓÚ¸ù¾Ý½çÏÞɨÃèÒǼ¼ÊõÓ¦Óõļì²âϵͳÈí¼þÍê³ÉÄѶÈϵÊý´ó¡¢³£¼û¹ÊÕÏÆÕ¼°ÂÊÁÓµÈÎÊÌ⣬Ã÷È·Ìá³öÁËMERGE ·¨½çÏÞɨÃèÒǼ¼ÊõÐÔ¡£½«Ò»¸öÍêÈ«µÄÊý×Öµç·Éè¼Æ·Ö³É·Ç½çÏÞɨÃèÒǼ¯³Éic´Ø¡¢½çÏÞɨÃèÒǼ¯³Éic´ØºÍ»ìºÍ¼¯³Éic´Ø¡£¸ù¾Ý½çÏÞɨÃèÒÇÄڴ濨£¬½á¹¹UUT µÄ½çÏÞɨÃèÒǹ¹Ô죬Ëæºó¸ù¾Ý½çÏÞɨÃèÒǼ¼ÊõÐÔ½øÐмì²â£Û3£Ý¡£

    ¸Ã·½Ê½Ã»·¨ÔÚÄ¿Ç°ATEÉÏÍê³É×Ô¶¯²âÊÔ£¬±ØÐë´î½¨Ðµļì²âϵͳÈí¼þ¡£

    4 ¸ù¾Ý×÷ÓÃÄ£Ð͵ĺ¬FPGAÏß·°å¼ì²â

    ÒÔÉÏ·½Ê½Ã»·¨½øÐÐÕû¸öPCBÏß·°å×÷Óõļì²â£¬ÎÄÖиù¾Ýº¬FPGA Ïß·°å×÷ÓÃÄ£ÐÍ£¬ÈÚºÏLASAR£¨ Logic AutomaTIc Simulate and Response£© Ä£Äâ·ÂÕæÈí¼þ£¬ÔÚijÐÍATEÉÏÍê³Éº¬FPGA Ïß·°åµÄ×Ô¶¯²âÊÔ¡£

    4£® 1 ¸ù¾ÝLASAR µÄº¬FPGA Ïß·°å²âÊÔ·½·¨

    LASAR ×öΪÊý×Öµç·Éè¼Æ²âÊÔ¿ª·¢ºÍÂß¼­ÐÔÑо¿µÄÄ£Äâ·ÂÕæÈí¼þϵͳÈí¼þ£¬Òѱ»È«ÊÀ½çÖî¶à¹ú·À°²È«µç×ÓÆ÷¼þÓ뺽¿Õ¹¤³ÌËùÑ¡Óã¬LASAR µÄLSRTAP Êý¾ÝÀàÐÍÒѱ»IEEEÖƶ©Îª¹æ·¶Êý×Ö²âÊÔ»¥»»Îļþ¸ñʽ¡£LASAR ºóͼÏñ´¦ÀíÈí¼þ¿ÉÁ¢¼´ÔØÈëÔÚATE »úÆ÷É豸É϶Ա»Ä£Äâ·ÂÕæÏß·°å¿ªÕ¹¼ì²â¡£Ïֽ׶Σ¬ºÜ¶àATE »úÆ÷É豸¶¼±£Ö¤ÁËLASAR ºóͼÏñ´¦ÀíÈí¼þÒÔ¼°Óйصļ¼ÊõÐÔÎĵµ¡£

    Õë¶ÔÒÔÉÏ·þÎñƽ̨£¬½øÐеç·°åÉϸ÷ÔªÆ÷¼þµÄÄ£ÐÍÊÇLASAR Ä£Äâ·ÂÕ漰ת»¯³Éºó´¦Àí¹¤ÒÕÎĵµµÄÖØÒª¡£ÔÚLASAR V6.60 ÖУ¬VITAL£¨ VHDL IniTIaTIve Towards ASIC Libraries£©ÊÊÓô´½¨FPGA ºÍASIC ½á¹¹Ä£ÐÍ¡£

    ¸ù¾ÝVITAL ÓïÑÔ±í´ïµÄº¬FPGA Ïß·°å²âÊÔÁ÷³ÌÈçÏÂËùʾ£º

    £¨ 1£© ÔÚFPGA ¿ª·¢¹¤¾ßÖУ¬¶ÔFPGA ÔªÆ÷¼þ¿ªÕ¹×÷ÓÃÐðÊö;

    £¨ 2£© ±àÒë³ÌÐòFPGA ÔªÆ÷¼þµÄ×÷ÓÃÈí¼þ¸üУ¬µ¼³öFPGAµÄ»·¾³±äÁ¿ºÍVITAL ¹æ·¶Îļþ¸ñʽÊý¾ÝÐÅÏ¢£¬´´½¨FPGAÔªÆ÷¼þµÄAPPʵÌåÄ£ÐÍ;

    £¨ 3£© ½«VITAL ¹æ·¶Îļþ¸ñʽÊý¾ÝÐÅÏ¢µ¼½øLASAR£¬´´½¨FPGA APPʵÌåÄ£ÐÍ£¬Íê³ÉFPGA ×÷ÓÃÄ£ÐÍ;

    £¨ 4£© °ÑÏß·°åµÄÍø±íÎĵµµ¼½øLASAR Ä£Äâ·ÂÕæÈí¼þ£¬½«Ä£Äâ·ÂÕæµÄ½Y¹ûµ¼³öÀ´£¬Í¨¹ýºó´¦Àí¹¤ÒÕ£¬ÔËÓõ½ATEÉÏ£¬¶ÔÏß·°å¿ªÕ¹¼ì²âÈ·Õï¡£

    Õë¶Ô¼ì²â·½À´½²£¬ÒòΪÎÞ·¨»ñµÃµçÔ´Éè¼Æ²ÄÁÏ£¬FPGA ×÷ÓÃÄ£ÐÍÊÇ¿ÆÑеÄÄÑÌâ¡£

    4£® 2 ¸ù¾ÝVITAL ÓïÑÔ±í´ïµÄFPGA ×÷ÓÃÄ£ÐÍ

    VITAL ÊÇÔÚIEEE std 1076 £­ 1993 »ù±¾ÉÏ¿ª·¢Éè¼ÆµÄ£¬¸øÓ賯ÏòASIC Éè¼Æ·½°¸µÄVHDL ʵÌåÄ£Ðͱê×¼ÓïÑÔ±í´ï£¬ÆäÒâÒåÊÇÍƶ¯ASIC 3dÄ£ÐÍ¿âÔÚ¹¤ÒµÉú²úVHDL ÐðÊöºÍ·ÂÕæÄ£ÄâÖеÄÔËÓã¬ËüΪASIC ¿âµÄ´´½¨¡¢µç·ԭÀíµÄÐðÊö¸øÓèÎļþ¸ñʽÏà¶ÔÐÔÎȶ¨µÄÐðÊö·½Ê½£¬²¢ÎªÌáÉýVHDL ·ÂÕæÄ£ÄâÌØÐÔ¸øÓè¸ù¾ÝºÍ»ù±¾¡£

    VITAL ÓïÑÔ±í´ï¹æ·¶°üº¬Ê±ÖÓƵÂÊÈí¼þ°üVITAL_TIming¡¢´´½¨ÊµÌåÄ£ÐÍÓõıê×¼Îı¾ÎĵµºÍ»ù±¾ÉÏÔªÆ÷¼þ°üVITAL_Primitives£¬²¢ÒýÈëVerilog SDF £¨ Standard Delay Format£©ÑÓ³ÙÌåÖÆ¡£VITAL_Primitives °üº¬»ù±¾ÉÏÂß¼­ÐÔÔªÆ÷¼þºÍºÃÓÃÔªÆ÷¼þÁ½Ò»²¿·Ö¡£»ù±¾ÉÏÂß¼­ÐÔÔªÆ÷¼þʵÌåÄ£ÐÍʵÐлù±¾ÉÏÂß¼­ÐÔʵ¼Ê²Ù×÷£¬Íê³É»ù±¾ÉÏÔªÆ÷¼þµÄ×÷Ó㬺ÃÓÃÔªÆ÷¼þÊÊÓöàÍƶ¯Ô´¾ö²ßʵ¼Ê²Ù×÷ºÍ²éѯ±íʵ¼Ê²Ù×÷¡£Ê±ÖÓƵÂÊÈí¼þ°üÖн綨ÁËVITAL »ù±¾ÉÏÖÖÀ࣬ÑÓ³Ù²âË㺯Êý¹«Ê½ºÍÈ«¹ý³Ì£¬Ê±ÖÓƵÂʹÜÊø²éÑéÈ«¹ý³ÌµÈ¡£VITAL_Primitives Ó¦ÓÃVITAL_Timing Èí¼þ°üÖн綨µÄÖÖÀà½âÎöº¯Êý¡£VITAL ÖÐÑÓ³ÙºÍʱÖÓƵÂʹÜÊø¶¼½ç¶¨ÎªVHDL ÀàÊôÖ÷Òª²ÎÊý£¬²¢ÒªÇóSDF ¹æ·¶Îļþ¸ñʽÓëVITAL ¼ä¶ÔÓ¦¹Øϵ£¬ÈÝÐíÄ£Äâ·ÂÕæ³ÌÐòÁ÷³ÌÁ¢¼´¶ÁÈËSDFÎĵµ£¬ÕÚ¸ÇÀàÊôÖ÷Òª²ÎÊýµÄ³õʼֵ£Û9£Ý¡£

    VITAL ʵÌåÄ£ÐÍ·½Ê½¿ÉÒÔ½«FPGA ÔªÆ÷¼þÈí¼þ¿ª·¢µÄÉè¼ÆÊä³ö£¬×ª»»ÎªLASAR Ä£Äâ·ÂÕæÈí¼þ¼ø±ðµÄÔªÆ÷¼þʵÌåÄ£ÐÍ£¬´ó´ó¼ò»¯FPGA ÔªÆ÷¼þµÄ×÷ÓÃÄ£ÐÍÈ«¹ý³Ì¡£

    4£® 3 ¸ù¾ÝLASAR µÄº¬FPGA Ïß·°åÄ£Äâ·ÂÕæ

    Éè¼ÆÍøÕ¾±í¡¢SDF ÎĵµºÍºêµ¥Ôª¿âÊÇת»¯³ÉLASARÄ£ÐÍÐèÒªµÄ¹Ø¼üÊý¾ÝÐÅÏ¢¡£LASAR ÖеÄVITAL ºÍVerilogת»¯Æ÷Äܸ÷×Ô½«SDF Îĵµ¡¢VHDL ºÍVerilog Íø±í±ä»»ÎªLASAR ʵÌåÄ£ÐÍ¡£

    ÔÚLASAR Óû§½çÃæÖС°Model¡±²Ëµ¥À¸Ïµġ°Produce LAS¡±ÖÐÌôÑ¡Ïà¶ÔӦת»»Èí¼þ£¬ÈçÏÂͼ2 ËùÏÔʾ¡£

    ÒÔ¹¦Äܽ¨Ä£Îª»ù´¡µÄº¬FPGAµç·°å²âÊÔ·½·¨Ñо¿¹ý³ÌÏê½â

    ÈôΪµÚÒ»´ÎÓ¦ÓøÃϵÁвúÆ·ÔªÆ÷¼þ£¬±ØÐ뽫ȫ²¿ºêµ¥Ôª¿â±ä»»²¢´¢´æµ½È«²¿LASAR ¿Í»§µÄ¿âÎļþĿ¼ÖС£ÈçÏÂͼ3 ËùÏÔʾ£¬ÌôÑ¡VHDL Ô´´úÂ룬Ã÷È·VITAL ¿â£¬ËæºóÃ÷È·½Y¹û´¢´æ;¾¶¡£

    ÒÔ¹¦Äܽ¨Ä£Îª»ù´¡µÄº¬FPGAµç·°å²âÊÔ·½·¨Ñо¿¹ý³ÌÏê½â

    ÔªÆ÷¼þ±ä»»È«¹ý³Ì·Ö¶þ²½ÊµÐУ¬×îÏȽ«VHDL Éè¼ÆÍøÕ¾±í±ä»»ÎªLASAR ½á¹¹Ä£ÐÍ£¬¸ÃÈ«¹ý³ÌºÍºêµ¥Ôª¿âת»»È«¹ý³ÌÏà½ü£¬ÈçÏÂͼ4 ËùÏÔʾ¡£ÌôÑ¡VHDL »òVerilog Ô´´úÂë¡¢ÌôÑ¡VITAL ¿â£¬ËæºóÃ÷È·×ÜÌåÄ¿±ê;¾¶£¨ ͨ³£Îªlibrary.lib£© ¡£

    ÒÔ¹¦Äܽ¨Ä£Îª»ù´¡µÄº¬FPGAµç·°å²âÊÔ·½·¨Ñо¿¹ý³ÌÏê½â

    ½øÐÐÒÔÉÏÁ÷³Ìºó£¬±ØÐ뽫SDF ÎĵµÖаüÀ¨µÄʱÖÓƵÂÊÐÅÏ¢ÄÚÈݱØÐë·´·½Ïò×¢½â³É±ä»»Éè¼Æ·½°¸Îĵµ¡£ÈçÏÂͼ5 ËùÏÔʾ£¬¸ù¾ÝÌôÑ¡¡°Produce LAS¡±Ïµġ°Backannotated¡±Ñ¡ÔñÏÃ÷È·Éè¼ÆÎĵµºÍ¸ÃÉè¼Æ·½°¸µÄSDF Îĵµ¡£LASAR ¸ù¾ÝcÓïÑÔ±àÒëÆ÷¼þʵÌåÄ£ÐÍ£¬²¢ÔËÐÐTIMCHG£¨ ʱ¼äת»»£© ³ÌÐòÁ÷³Ì¡£TIMCHG ÔØÈëSDF Îĵµ£¬²¢ÎªÔªÆ÷¼þÁ¬½Óµã·ÖÅÉʱÖÓƵÂÊÌØÐÔ¡£Æä½Y¹ûÊÇÒ»¸ö²å½øµ½µ±µØlibrary£® lib ÎĵµÖеģ® BAV Îĵµ£¨ ·´·½Ïò×¢½âʵÌåÄ£ÐÍ£© ¡£È¡µÃ³É¹¦·´·½Ïò×¢½âÔªÆ÷¼þʵÌåÄ£Ðͺ󣬾ͿÉÒÔ¿ªÕ¹Õû¸öPCBÏß·°åʵÌåÄ£ÐͱàÒë³ÌÐòºÍÄ£Äâ·ÂÕæ¡£

    ÒÔ¹¦Äܽ¨Ä£Îª»ù´¡µÄº¬FPGAµç·°å²âÊÔ·½·¨Ñо¿¹ý³ÌÏê½â

    ²¢²¢²»Ò»¶¨µÄÉè¼Æ·½°¸100% ¼æÈÝVITAL£¬ÓÐһЩVITAL ºÍVerilog ¹¹Ôì²»¿ÉÒÔÍêÈ«±ä»»¡£Ò²ºÜÓпÉÄÜÓÐһЩÉè¼Æ·½°¸£¬Î¥±³»ù±¾ÉϵÄLASAR ÏÞ¶¨¡£²Î¿¼ÎÄÏ×£Û5£ÝÏêϸ½éÉÜÁËÕâÖÖÐÐΪºÍÏÞ¶¨¡£

    4£® 4 ¸ù¾ÝLASAR ºó´¦Àí¹¤Òյĺ¬FPGA Ïß·°å¼ì²â

    LASAR ºó´¦Àí¹¤ÒÕLSRTAP ת»¯³ÉµÄTAP ÎĵµÊý¾ÝÐÅÏ¢°üº¬Ïß·°åÈí¼þÐÔÄܲâÊÔ¡¢³£¼û¹ÊÕϴʵä¼ìÑéºÍ̽±ÊÕýÈ·Òýµ¼È·ÕïÈýÖֿɵ¥¶À»ò»ìºÍµÄÊý¾Ý²âÊÔ£¬¸ÃÊý¾ÝÀàÐÍÒѱ»IEEE Öƶ©Îª¹ú¼Ò±ê×¼Êý×Ö²âÊÔ»¥»»Îļþ¸ñʽ£¨ DTIF £­Digital Test Interchange Format£© £¬Îª¸ù¾ÝÊý¾ÝÄ£Äâ·ÂÕæµÄTPS µÄÑз¢ºÍ½»»õ¸øÓèÁËÒ»Öֹ淶µÄÐÅÏ¢ºÍÊý¾ÝÀàÐÍ¡£

    ijÐÍÏß·°å×Ô¶¯²âÊÔϵͳÈí¼þ³¹µ×ÊÊÓÃLASAR ת»¯³ÉµÄºó´¦Àí¹¤ÒÕÎĵµ¡£×îÏÈÔËÓÃLASAR Êý¾ÝÄ£Äâ·ÂÕæÈí¼þÒÀÕÕÒÔÉÏÌá¼°µÄÊý¾Ý²âÊÔ¿ª·¢Éè¼Æ³ÌÐòÁ÷³Ì£¬×ª»¯³ÉÏß·°åµÄÊý¾Ý²âÊÔ£¬´´½¨¹æ·¶µÄ¡°»¥»»¼ì²âÊý¾Ý¿â²éѯ¡±¹¹Ô죬Ëæºó½«39¸öLSRTAPÎĵµÈ«×Ô¶¯±ä»»µ½ÏàÆ¥ÅäµÄ¹æ·¶¡°»¥»»¼ì²âÊý¾Ý¿â²éѯ¡±ÖС£ATE Á¢¼´¶ÁÈ¡Êý¾Ý¿âϵͳÖеÄÊý¾Ý²âÊÔ£¬¿ªÕ¹¼ì²âºÍÈ·Õï¡£

    5 ½áÓï

    ÓɽçÏÞɨÃèÒǺͷǽçÏÞɨÃèÒÇÔªÆ÷¼þ¹¹³ÉµÄ·Ç³¹µ×½çÏÞɨÃèÒÇÏß·°åÆÕ±éÏÖÏó£¬Æä¹ÊÕϲâÊÔÓë·À»¤Êǰ弶¼ìÐÞ¼ì²âµÄÄѵã¡£ÎÄÖÐÖ¸³öÁËÒ»ÖÖ¸ù¾Ý×÷ÓÃÄ£Ð͵ĺ¬FPGA Ïß·°å²âÊÔ±ê×¼¡£ÔËÓÃFPGA¿ª·¢¹¤¾ßÖÐת»¯³ÉVITAL ʵÌåÄ£ÐͲ¢µ¼½øLASAR£¬¸ù¾ÝÏß·°åµÄºÃ°åÄ£Äâ·ÂÕæºÍ³£¼û¹ÊÕÏÄ£Äâ·ÂÕ棬ת»¯³Éºó´¦Àí¹¤ÒÕÎĵµ£¬¾­ATE ¶ÁÈ¡½øÐк¬FPGAÏß·°åµÄÈí¼þÐÔÄܲâÊÔ¡£¸Ã°ì·¨ÔËÓÃÄ¿Ç°¼ì²âϵͳÈí¼þ£¬Íê³ÉÁË´ËÀàÏß·°åµÄ¼ì²âÓë¹ÊÕϼì²â¡£

    ¼¼ÊõÐÔ»áԱרÇø

    • ÒÔ×÷ÓÃÄ£ÐÍΪ»ù±¾µÄº¬FPGAÏß·°å²âÊÔ±ê×¼Ñо¿¹ý³ÌÏêϸ˵Ã÷
    • ¸ù¾ÝXilinxÆóÒµÓ²IPºËµÄ·½Ê½Íê³ÉPCI Expressϵͳ×ÜÏß²å¿Ú¼°Êý¾ÝÐÅÏ¢µÄ´«ËÍÉè
    • ¸ù¾ÝFPGAµÄ¸ß¼¶µ÷Åä16APSKÌåϵÊý¾ÝÐźŵÄÏà¹Ø½âµ÷ÓÅ»¯Ë㷨dz̸
    • ¸ù¾ÝFPGAµÄ¸¡µãÊýÊý¾ÝÀàÐͺ͸ßЧÂʵĶà¼üÈ븡µãÊý³Ë·¨Æ÷²úÆ·½á¹¹Éè¼Æ
    • ¸ù¾ÝFPGAµÄÓÃVHDLÓïÑÔ±í´ïÐðÊöµÄ±íÃ÷¿ØÖÆϵͳÉè¼Æ

     

    ¸ÃÎÄÕÂÄÚÈÝÌá¸ßÉ¢²¥Ð¼¼ÊõÓ¦ÓÃÐÂÎÅ×ÊѶ£¬ºÜÓпÉÄÜÓÐת½Ø/ÒýÈëÖ®×´¿ö£¬ÈôÓÐÇÖȨÐÐΪÇëÁªÂçɾµô¡£

  2. ¡¾ÍøÕ¾µØͼ¡¿¡¾sitemap¡¿